IBM udowodniło, że chip 0,7 nm działa. Fabryki do jego produkcji jeszcze nie istnieją

Laboratorium badawcze IBM w Albany w stanie Nowy Jork zbudowało funkcjonalny chip o rozmiarze 0,7 nanometra — poniżej progu jednego nanometra, który wielu inżynierów uważało za nieosiągalny w tej dekadzie. Chip zawiera prawie 100 miliardów tranzystorów na powierzchni wielkości paznokcia. Demonstracja laboratoryjna jest autentyczna. Produkcja komercyjna na dużą skalę zajmie co najmniej pięć lat.

Architektura nosi nazwę nanostack i działa przez układanie tranzystorów w dwóch pionowych warstwach zamiast jednej płaskiej. Każda warstwa zawiera trzy nanopłytki o grubości 15 atomów, przesunięte względem siebie, co upraszcza prowadzenie połączeń elektrycznych między warstwami i zmniejsza wskaźnik defektów. Proces 2nm firmy TSMC, najbardziej zaawansowany standard komercyjny w masowej produkcji w tym roku, używa płaskiego projektu jednopoziomowego. IBM dodał drugi poziom.

Różnica wydajności w porównaniu z własnym chipem 2nm IBM z 2021 roku jest znacząca: o 50% większa moc obliczeniowa przy tym samym poborze energii lub o 70% lepsza efektywność energetyczna przy tym samym obciążeniu. Gęstość SRAM poprawia się o 40%. Dla operatorów centrów danych sztucznej inteligencji — którzy wspólnie wydali około 300 miliardów dolarów na infrastrukturę obliczeniową w 2025 roku — te 70% wydajności to nie liczba abstrakcyjna. Zmieniłoby to ekonomikę budowy centrów danych i obniżyło rachunki za energię elektryczną, które są teraz dominującym kosztem operacyjnym wnioskowania AI.

IBM współpracował z Lam Research, Tokyo Electron, SCREEN i ASML przy narzędziach procesowych wymaganych do produkcji nanostack. Żadna z tych firm nie ogłosiła harmonogramu produkcji. Własna mapa drogowa IBM zakłada komercyjne wdrożenie najwcześniej za pięć lat; analiza MIT Technology Review szacuje dziesięć lat dla powszechnego wdrożenia. Powody tej luki są techniczne. Pionowe układanie tranzystorów mnoży tryby awarii, a budżet termiczny jest wąski: wszystko w procesie budowania drugiego poziomu musi pozostać poniżej 400°C, ponieważ wyższe temperatury degradują połączenia już uformowane w pierwszym poziomie.

To, co ustanawia nanostack, to że gęstość tranzystorów może nadal się podwajać. Pytanie, które od lat krążyło wokół przemysłu półprzewodników — czy prawo Moore’a osiągnęło fizyczną barierę — ma odpowiedź: jeszcze nie. Droga prowadzi pionowo w górę. Mapa drogowa IBM zakłada co najmniej dekadę dalszego skalowania w oparciu o architektury nanostack. Pierwsze komercyjne chipy o tej gęstości są oczekiwane nie wcześniej niż w 2031 roku.

Tagi: ASML, IBM, nanostack, semiconductors, TSMC